高吞吐量低存储量的LDPC码译码器FPGA实现

• 作者: 张善旭 张桂华 李颖
• 来源期刊: 西安电子科技大学学报（自然科学版）
• 学科: 工学
• 关键词: LDPC码 译码器 Turbo结构译码算法
• 年，卷（期）: 2008,（3）
• 页码范围: 427-432
• 页数: 6页
• 分类号: TN911.22
• 字数: 4589字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-2400.2008.03.009

摘要

针对规则(r,c)-LDPC码,设计了一种基于Turbo结构的FPGA译码实现算法,采用多路并行译单帧数据,多帧并行译码的结构,具有收敛速度快和存储量低的特点.为实现多路并行译单帧数据,首先将LDPC码划分成几个超码,并对每个超码内的单校验码采用并行BCJR算法.同时,为简化并行BCJR译码时的内部结构和控制单元的复杂度,提出一种修正的分圆陪集构造方法.在具体实现中,采用了3帧并行译码的结构来进一步提高吞吐量.对一个码长为1 600,规则(3,5)-LDPC码,用Altera公司的Stratix EP1S25 FPGA芯片设计了译码器,在主频40 MHz条件下采用20次迭代,可使吞吐量达50 Mbit/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李颖	西安电子科技大学综合业务网理论及关键技术国家重点实验室	43	289	8.0	16.0
2	张桂华	西安电子科技大学电子工程学院	11	82	4.0	9.0
3	张善旭	西安电子科技大学综合业务网理论及关键技术国家重点实验室	1	17	1.0	1.0