0.5 μm CMOS带隙基准电路设计

• 作者: 张明英 朱刘松 邢立冬
• 来源期刊: 国外电子元器件
• 学科: 工学
• 关键词: 模拟电路 电源 温度/带隙基准 抑制比 CMOS工艺
• 年，卷（期）: 2008,（12）
• 所属期刊栏目: 新特器件应用
• 页码范围: 79-81
• 页数: 3页
• 分类号: TN79
• 字数: 1871字
• 语种: 中文

摘要

依据带隙基准原理,采用华润上华(CSMC)0.5 μm互补金属氧化物半导体(CMOS)工艺,设计了一种用于总线低电压差分信号(Bus Low Voltage Differential Signal,简称BLVDS)的总线收发器带隙基准电路.该电路有较低的温度系数和较高的电源抑制比.Hspice仿真结果表明,在电源电压VDD=3.3 V,温度T=25℃时,输出基准电压Vrd=1.25 V.在温度范围为-45℃～+85℃时,输出电压的温度系数为20 pm/℃,电源电压的抑制比δ(PSRR)=-58.3 dB.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张明英	西安外事学院信息工程学院	9	11	2.0	2.0
2	邢立冬	西安邮电学院计算机科学与技术系	17	52	4.0	5.0
3	朱刘松	中国人民解放军第323医院信息科	2	8	2.0	2.0