基于FPGA技术全数字锁相环的设计与实现

• 作者: 杨辉媛 满益彩 谭伟杰
• 来源期刊: 电子质量
• 关键词: 锁相环 FPGA Verilog HDL
• 年，卷（期）: 2008,（3）
• 所属期刊栏目: 通用测试
• 页码范围: 18-20
• 页数: 3页
• 分类号: TN609
• 语种: 中文
• DOI: 10.3969/j.issn.1003-0107.2008.03.007

摘要

锁相环器件的数字集成化,使它的应用范围日益拓宽.该文提出了基于FPGA可编程技术实现的全数字锁相环的一种设计方法.给出了实现方法和实验结果,通过仿真表明了该设计方法是成功有效的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谭伟杰	吉首大学物理科学与信息工程学院	7	22	2.0	4.0
2	杨辉媛	吉首大学物理科学与信息工程学院	16	44	4.0	6.0
3	满益彩	吉首大学物理科学与信息工程学院	1	2	1.0	1.0