DDR SDRAM控制器的设计与实现

• 作者: 刘新宁 朱炜
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: FPGA 片上系统 DDR内存储器 控制器
• 年，卷（期）: 2009,（3）
• 所属期刊栏目: 纳米、固态及真空电子器件
• 页码范围: 592-595,600
• 页数: 5页
• 分类号: T343
• 字数: 3027字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2009.03.026

摘要

在分析DDR SDRAM基本特征的基础上,按照JEDEC DDR SDRAM规范提出了一个详细的DDR SDRAM控制器的设计方案.该方案采用Verilog HDL硬件描述语言实现,集成到高速SoC芯片中,然后使用Synopsys VCS对该控制器进行仿真,并在Stratix-Ⅱ开发板进行了FPGA验证.在阐述该控制器设计原理的基础上,进行模块划分和具体设计,提出了高效、稳定的处理方案,最后通过仿真和FPGA验证确保了设计的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘新宁	东南大学国家专用集成电路系统工程技术研究中心	27	264	7.0	15.0
2	朱炜	东南大学国家专用集成电路系统工程技术研究中心	1	25	1.0	1.0