基于电路分块方法的超大规模集成电路测试技术

• 作者: 胡哲纲 谈恩民
• 来源期刊: 国外电子测量技术
• 学科: 工学
• 关键词: 分块 超图分解 并行遗传算法 内建自测试
• 年，卷（期）: 2010,（1）
• 所属期刊栏目: 理论与方法
• 页码范围: 27-29,45
• 分类号: TN710.9
• 字数: 3654字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-8978.2010.01.007

摘要

随着集成电路工艺和规模的飞速发展,使得VLSI测试变得日益困难,因此测试技术成为VLSI领域的一个重要研究课题.在分析VLSI测试的瓶颈问题基础上,介绍了几种电路分块算法,分析了分块算法对于VLSI测试的必要性.利用分块算法将原始电路划分为若干子块有利于采用不同BIST结构对子块进行测试,使得一定时间内电路翻转次数降低,而功耗也随之降低;通过比较并行BIST和扫描BIST的实验结果,发现并行BIST获得的系统故障覆盖率高于扫描BIST.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	胡哲纲		1	5	1.0	1.0
2	谈恩民		53	221	8.0	11.0