基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在分析空频分组码(SFBC)编译码算法的基础上,重点研究了译码算法的工程实现方法.为解决SFBC码译码器现场可编程门阵列(FPGA)实现时的复杂性高、占用资源多的问题,提出了一种基于FPGA的优化译码器结构和实现方案,有效减少了资源占有量,提高了处理速度,并在Xilinx的xc4vlx80芯片上实现了SFBC码译码器,通过时序仿真结果验证了译码结构的有效性和实用性.
推荐文章
卷积码Viterbi译码算法的FPGA实现
差错控制
Viterbi译码
FPGA实现
卷积码
基于FPGA的Turbo码译码器设计与实现
Turbo码
Log-MAP算法
滑动窗
FPGA
LTE中卷积码的译码器设计与FPGA实现
LTE
Tail-biting卷积码
维特比译码算法
固定延迟译码
FPGA
基于FPGA的卷积码Viterbi译码器性能研究
卷积码
Viterbi译码
VHDL
幸存路径
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的SFBC码译码算法实现
来源期刊 通信技术 学科 工学
关键词 空频分组码 Alamouti 算法 译码 现场可编程门阵列 译码器
年,卷(期) 2010,(12) 所属期刊栏目
研究方向 页码范围 21-23
页数 分类号 TP311
字数 2239字 语种 中文
DOI 10.3969/j.issn.1002-0802.2010.12.008
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张忠培 电子科技大学通信抗干扰国家级重点实验室 61 325 10.0 14.0
2 张君 电子科技大学通信抗干扰国家级重点实验室 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (8)
共引文献  (10)
参考文献  (4)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
空频分组码
Alamouti 算法
译码
现场可编程门阵列
译码器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信技术
月刊
1002-0802
51-1167/TN
大16开
四川省成都高新区永丰立交桥(南)创业路8号
62-153
1967
chi
出版文献量(篇)
10805
总下载数(次)
35
论文1v1指导