基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
This paper develops a reduced complexity quasi-1D detector for optical storage devices and digital communication system. Superior performance of the proposed detector is evidenced by simulation results.
推荐文章
改进型Quasi-Z源逆变器
Quasi-Z源逆变器
电压应力
升压能力
简单升压控制
(2,1,7)卷积码Viterbi译码器FPGA实现方案
Viterbi译码
FPGA
卷积码
寄存器交换
回溯
基于改进V-detector算法的转子故障识别方法研究
信息熵
V-detector算法
转子故障识别
数据分类
高速VITERBI译码器的研究与设计
Viterbi译码器
进位保存算法
加-比-选
高速
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 A Reduced Complexity Quasi-1D Viterbi Detector
来源期刊 信号与信息处理(英文) 学科 工学
关键词 Channel EQUALIZATION VITERBI DETECTOR
年,卷(期) 2011,(1) 所属期刊栏目
研究方向 页码范围 26-32
页数 7页 分类号 TN91
字数 语种
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Channel
EQUALIZATION
VITERBI
DETECTOR
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信号与信息处理(英文)
季刊
2159-4465
武汉市江夏区汤逊湖北路38号光谷总部空间
出版文献量(篇)
301
总下载数(次)
0
总被引数(次)
0
论文1v1指导