应用于FPGA芯片时钟管理的锁相环设计实现

• 作者: 宋佳 曾韡 来金梅 王元 郑国祥
• 来源期刊: 复旦学报：自然科学版
• 学科: 工学
• 关键词: 现场可编程门阵列 自偏置技术 锁相环 时钟管理
• 年，卷（期）: 2011,（4）
• 所属期刊栏目: 微电子科学与工程
• 页码范围: 470-476
• 页数: 7页
• 分类号: TN402
• 语种: 中文

摘要

设计了一种嵌入于FPGA芯片的锁相环,实现了四相位时钟、倍频、半整数可编程分频、可调节相位输出功能,满足对于FPGA芯片时钟管理的要求.锁相环采用了自偏置结构,拓展了锁相环的工作范围,缩短了锁定时间,其阻尼系数以及环路带宽和工作频率的比值都仅由电容的比值决定,有效地减小了工艺、电压、温度等对电路的影响.锁相环采用0.18μm CMOS数字工艺,嵌入复旦大学自主研发的FPGA芯片FDP-Ⅱ,经过流片验证,实现了工作频率范围10~600 MHz,整体电路功耗仅为29 mW,锁定时间小于4μs,峰峰值抖动小于±145 ps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	来金梅		68	322	9.0	13.0
2	王元		7	50	5.0	7.0
3	郑国祥		24	138	6.0	10.0
4	曾韡		13	15	2.0	3.0
5	宋佳		1	0	0.0	0.0