采用EMS算法的多元LDPC译码器的FPGA实现

• 作者: 何光华 李博 林伟 白宝明
• 来源期刊: 西安电子科技大学学报（自然科学版）
• 学科: 工学
• 关键词: 多元LDPC码 有限域 FPGA 译码器
• 年，卷（期）: 2011,（5）
• 页码范围: 27-33
• 分类号: TN9111.22
• 字数: 4601字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-2400.2011.05.005

摘要

针对多元低密度奇偶校验码(LDPC)译码器的资源消耗过大问题,设计了一种采用扩展最小和算法的低资源需求的多元LDPC译码器.采用以块为单位对信息进行迭代更新和Flooding传递调度策略的结构.为降低译码器的存储资源和逻辑资源,首先减小传递信息的深度,将变量节点更新和校验节点更新进行联合设计.同时,利用迭代时间差对变量节点更新和校验节点信息所需的资源进行复用.在具体实现中,对一个GF(64)域上码长为1044 bit的非规则多元LDPC码,采用Xilinx公司XC4VLX60的现场可编程逻辑门阵列(FPGA)芯片设计了译码器.与现有文献相比,所提出的译码器结构可节约54％的存储资源和逻辑资源,且提高了译码速度和吞吐量.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	白宝明	西安电子科技大学综合业务网理论及关键技术国家重点实验室	68	514	11.0	20.0
2	李博	西安电子科技大学综合业务网理论及关键技术国家重点实验室	13	124	6.0	11.0
3	何光华	西安电子科技大学综合业务网理论及关键技术国家重点实验室	4	24	2.0	4.0
4	林伟	西安电子科技大学综合业务网理论及关键技术国家重点实验室	5	55	5.0	5.0