一种基于多级流水线加法器的累加电路设计研究

• 作者: 刘莉 唐敬友 袁松
• 来源期刊: 四川理工学院学报：自然科学版
• 学科: 工学
• 关键词: 硬件加速 FPGA 多级流水线 累加器
• 年，卷（期）: 2012,（5）
• 所属期刊栏目: 机械、电子及计算机科学
• 页码范围: 50-53
• 页数: 4页
• 分类号: TN791
• 字数: 3227字
• 语种: 中文

摘要

专用硬件电路常用来实现加速，以提升科学计算速度。在科学计算中，多个数据的累加是常见运算。在设计硬件累加器时，容易出现流水线阻塞问题。提出将数据依据流水线级次分成两类模块，不同类型的模块采用不同的累加方式。基于多级流水线加法器，在FPGA上实现了多个数据的累加。该设计消耗资源少，流水线利用率高，控制相对简单，尤其是在数据规模很大时，优势尤其明显。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	唐敬友	西南科技大学国防学院	42	228	8.0	12.0
2	刘莉	西南科技大学理学院	6	14	3.0	3.0
3	袁松	西南科技大学理学院	4	9	2.0	2.0