基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出一种针对小数乘法器的低功耗设计算法,其优化指标为综合后小数乘法器内部寄存中间运算结果的寄存器位宽,解决了目前低功耗设计中算法自身逻辑单元被引入系统从而降低系统优化效果的问题.该算法能够在不降低系统工作效率、不损失系统运算精度、不增加额外逻辑单元的条件下,大幅降低系统功耗和面积.在使用该算法对某一射频模块进行优化后,硬件测试结果显示该射频模块对某型号FPGA的逻辑占用率相比优化前降低17.9%,寄存器总数降低30.7%,存储单元占用率降低21.5%.该算法适用于对含有大量小数乘法运算的系统进行低功耗优化.
推荐文章
一种改进的 CSA 低功耗阵列乘法器的实现
乘法器
低功耗
改进的CSA阵列
关键路径
Booth-4算法
基于FPGA的24×24位低功耗乘法器的设计
乘法器
动态功耗
FPGA
ASIC
一种16×16位高速低功耗流水线乘法器的设计
乘法器
流水线
数字信号处理器
全加器单元
Booth算法
并行行旁路乘法器的设计与实现
有限状态机
行旁路乘法器
PRB乘法器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 小数乘法器的低功耗设计与实现
来源期刊 数据采集与处理 学科 工学
关键词 小数乘法器 低功耗设计 数据宽度 优化逻辑
年,卷(期) 2013,(3) 所属期刊栏目
研究方向 页码范围 376-381
页数 6页 分类号 TN702|TN402
字数 4329字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘红侠 西安电子科技大学宽禁带半导体材料与器件国家重点实验室 91 434 10.0 15.0
2 袁博 西安电子科技大学宽禁带半导体材料与器件国家重点实验室 6 48 4.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (20)
共引文献  (6)
参考文献  (3)
节点文献
引证文献  (4)
同被引文献  (1)
二级引证文献  (0)
1987(1)
  • 参考文献(0)
  • 二级参考文献(1)
1989(1)
  • 参考文献(1)
  • 二级参考文献(0)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(3)
  • 参考文献(0)
  • 二级参考文献(3)
2008(4)
  • 参考文献(0)
  • 二级参考文献(4)
2009(4)
  • 参考文献(0)
  • 二级参考文献(4)
2010(5)
  • 参考文献(0)
  • 二级参考文献(5)
2011(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(2)
  • 参考文献(2)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(2)
  • 引证文献(2)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
小数乘法器
低功耗设计
数据宽度
优化逻辑
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
数据采集与处理
双月刊
1004-9037
32-1367/TN
大16开
南京市御道街29号1016信箱
28-235
1986
chi
出版文献量(篇)
3235
总下载数(次)
7
总被引数(次)
25271
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
论文1v1指导