高效率集成电路测试芯片设计方法

• 作者: 刘得金 史峥 胡龙跃 邵康鹏
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 超大规模集成电路 测试芯片 开尔文结构 工艺开发包 组件描述格式
• 年，卷（期）: 2013,（11）
• 所属期刊栏目: 理论研究、研发设计
• 页码范围: 54-57
• 页数: 4页
• 分类号: TP311.1
• 字数: 2384字
• 语种: 中文
• DOI: 10.3778/j.issn.1002-8331.1212-0134

摘要

对生成测试芯片效率进行研究,提出了一种采用版图编辑器作图和批量参数化建模设计方法.缩短了设计周期,降低了设计难度.依据该方法,开发了一套针对工艺开发包的测试芯片,实验结果验证了其高效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	史峥	浙江大学超大规模集成电路设计研究所	51	176	7.0	11.0
2	刘得金	浙江大学超大规模集成电路设计研究所	2	2	1.0	1.0
3	胡龙跃	浙江大学超大规模集成电路设计研究所	2	2	1.0	1.0
4	邵康鹏	浙江大学超大规模集成电路设计研究所	2	3	1.0	1.0