集成电路锁定效应和试验方法标准研究

• 作者: 李锟 蔡依林
• 来源期刊: 信息技术与标准化
• 关键词: 集成电路 锁定 标准
• 年，卷（期）: 2014,（1）
• 所属期刊栏目: 标准化研究
• 页码范围: 50-53
• 页数: 4页
• 字数: 3390字
• 语种: 中文

摘要

针对CMOS集成电路的锁定效应,论述集成电路锁定效应的产生机制和失效机理,对目前国际上各大标准化组织发布实施的锁定试验方法标准进行对比分析,详细阐述JEDEC的JESD 78号标准的技术内容,包括试验分类、试验程序、试验方法、DUT偏置条件、脉冲触发条件、失效判据和抽样要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李锟		9	18	2.0	4.0
2	蔡依林		4	11	2.0	3.0