基于CRC算法的Rom Bist设计

• 作者: 戴澜 郑晓亮
• 来源期刊: 电子世界
• 关键词: CRC ROM BIST Verilog HDL
• 年，卷（期）: 2014,（15）
• 所属期刊栏目: 科研发展
• 页码范围: 96-96,97
• 页数: 2页
• 字数: 2099字
• 语种: 中文

摘要

存储器内置自测试是嵌入式存储器测试的一种极为重要的方法，本文以ROM测试作为研究的对象。而CRC码（循环校验码）是一种在实际通信中应用很广泛的差错控制编码，具有很强的检错能力，可以很好的完成Rom内容的校验测试。本文把CRC串行运算方法作为依据，连续完成8bit串行运算作为一个单元，实现了8bitCRC并行运算，并通过逻辑推理和运算，给出了Verilog HDL语言的逻辑表达式。最后，基于CRC算法提出了一种Rom测试的设计方案。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑晓亮		2	3	1.0	1.0
2	戴澜		49	87	4.0	8.0