应用于全数字锁相环中的精度可调的时间数字转换器

• 作者: 崔科技 张雪皎 郑立荣
• 来源期刊: 复旦学报（自然科学版）
• 关键词: 时间数字转换器 粗-细两级架构 Vernier延时链 可调谐分辨率
• 年，卷（期）: 2016,（2）
• 所属期刊栏目: 微电子科学
• 页码范围: 166-172
• 语种: 中文

摘要

本文提出了一种应用于全数字锁相环中的分辨率可调的两级时间数字转换器.第一级采用缓冲器延时链结构,运用可异步重置的触发器作为采样单元;第二级采用Vernier延时链结构以提高时间分辨率.和传统的单级结构相比,两级架构可以在更低的电路面积下实现相同的测量范围,并提供更好的分辨率.为了降低工艺、电压、温度对分辨率的影响,本设计采用了电压控制的延时单元,通过调整其延时来降低分辨率的变化.本设计通过65nm工艺验证,总体面积0.06 mm2.仿真结果表明,在输入频率为1.2～1.8 GHz时,分辨率可达6.15 ps,动态范围1 260 ps,实现8 bits时间数字转换器,功耗仅2.5 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张雪皎	复旦大学信息科学与工程学院	4	11	2.0	3.0
2	郑立荣	复旦大学信息科学与工程学院	12	19	3.0	3.0
3	崔科技	复旦大学信息科学与工程学院	1	2	1.0	1.0