应用于全数字锁相环的时间数字转换器设计

• 作者: 张长春 张陆 方玉明 李卫 郭宇锋
• 来源期刊: 南京邮电大学学报（自然科学版）
• 学科: 工学
• 关键词: 专用集成电路 全数字锁相环 时间数字转换器 相位检测
• 年，卷（期）: 2014,（1）
• 所属期刊栏目: 通信与电子
• 页码范围: 47-52
• 页数: 6页
• 分类号: TN492
• 字数: 3050字
• 语种: 中文

摘要

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路(TDC).针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭宇锋	南京邮电大学电子科学与工程学院	59	281	8.0	14.0
2	方玉明	南京邮电大学电子科学与工程学院	52	140	6.0	8.0
3	张长春	南京邮电大学电子科学与工程学院	29	83	5.0	7.0
4	李卫	南京邮电大学电子科学与工程学院	15	41	5.0	6.0
5	张陆	南京邮电大学电子科学与工程学院	1	9	1.0	1.0