基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
时间数字转换器TDC是全数字锁相环ADPLL相位捕获的重要部件.以TDC分辨率的提升为主线,讨论了计数器型、门延迟和亚门延迟型三类全数字TDC的基本结构,从提高分辨率、增加动态范围、减小非线性误差等技术点对比阐述各自的优势,并对TDC技术在全数字锁相环中的应用前景以及未来研究重点进行了简要分析.
推荐文章
全数字低频锁相环的研究与应用
锁相环
数字滤波器
自动控制
一种结合高精度TDC的快速全数字锁相环
全数字锁相环
时间数字转换器
相调电路
可编程逻辑门阵列
全数字锁相环的设计及分析
全数字锁相环
FPGA
VHDL
数学模型
全数字锁相环及其数控振荡器的FPGA设计
全数字锁相环
数控振荡器
翻转触发器
VHDL
SoPC
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 面向全数字锁相环应用的时间数字转换器
来源期刊 计算机工程与科学 学科 工学
关键词 时间数字转换器 分辨率 动态范围 全数字锁相环
年,卷(期) 2015,(7) 所属期刊栏目 高性能计算
研究方向 页码范围 1252-1257
页数 6页 分类号 TN45
字数 3202字 语种 中文
DOI 10.3969/j.issn.1007-130X.2015.07.005
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 谢伦国 国防科学技术大学计算机学院 17 61 5.0 7.0
2 张孝 国防科学技术大学计算机学院 1 0 0.0 0.0
3 马卓 国防科学技术大学计算机学院 3 1 1.0 1.0
4 余金山 国防科学技术大学计算机学院 10 20 3.0 4.0
5 袁珩洲 国防科学技术大学计算机学院 4 3 1.0 1.0
6 王志强 国防科学技术大学计算机学院 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (8)
共引文献  (8)
参考文献  (7)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(3)
  • 参考文献(0)
  • 二级参考文献(3)
2006(4)
  • 参考文献(2)
  • 二级参考文献(2)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(2)
  • 参考文献(2)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
时间数字转换器
分辨率
动态范围
全数字锁相环
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与科学
月刊
1007-130X
43-1258/TP
大16开
湖南省长沙市开福区德雅路109号国防科技大学计算机学院
42-153
1973
chi
出版文献量(篇)
8622
总下载数(次)
11
总被引数(次)
59030
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导