应用于通信系统中的高性能Viterbi译码器实现

• 作者: 秦水介 黄昊
• 来源期刊: 电子设计工程
• 学科: 工学
• 关键词: Viterbi 译码器 ASIC 功耗
• 年，卷（期）: 2016,（9）
• 所属期刊栏目: 嵌入式技术
• 页码范围: 153-155,159
• 页数: 4页
• 分类号: TN47
• 字数: 2354字
• 语种: 中文

摘要

针对无线通信系统中对于高频率、高吞吐量的要求，提出了一种基于ASIC的高速Viterbi译码器实现方案。该译码器在约束度小于等于9的情况下，采用全并行结构的加比选模块。性能分析结果表明，在SMIC 40 nm工艺，通过使用Synopsys Design Compiler对RTL 代码进行逻辑综合，该译码器在时钟频率为166 MHz情况下，最终得到面积为0．2 mm2，功耗为18 mW，吞吐量达到82 Mbps。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	秦水介		16	57	5.0	6.0
2	黄昊	贵州大学大数据与信息工程学院	2	6	1.0	2.0