IEEE802.11a基带系统中高速Viterbi译码器的FPGA实现

• 作者: 刘玥 谢宇飞 钟东波
• 来源期刊: 中国新通信
• 关键词: FPGA 软判决 加比选单元 归一化处理 回溯算法
• 年，卷（期）: 2016,（8）
• 所属期刊栏目: 互联网+科技
• 页码范围: 9-10
• 页数: 2页
• 字数: 1936字
• 语种: 中文

摘要

提出了一种应用于IEEE802.11a协议系统的高速Viterbi译码器的新结构,以一种改进的归一化管理高效的解决了PMU单元的数据溢出问题、采用一种分块循环回溯算法以减少延时,并用Verilog语言具体实现.实验表明在该译码器以较少的资源实现了较高的速度,完全满足IEEE802.11a的协议标准,具有很高的实用价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谢宇飞		14	13	2.0	3.0
2	刘玥		11	1	1.0	1.0
3	钟东波		5	3	1.0	1.0