基于FPGA的递归神经网络加速器的研究进展

• 作者: 张帆 高琛
• 来源期刊: 网络与信息安全学报
• 学科: 工学
• 关键词: 递归神经网络 FGPA 加速器
• 年，卷（期）: 2019,（4）
• 所属期刊栏目: 综述
• 页码范围: 1-13
• 页数: 13页
• 分类号: TP391.1
• 字数: 10010字
• 语种: 中文
• DOI: 10.11959/j.issn.2096-109x.2019034

摘要

递归神经网络(RNN)近些年来被越来越多地应用在机器学习领域,尤其是在处理序列学习任务中,相比CNN等神经网络性能更为优异.但是RNN及其变体,如LSTM、GRU等全连接网络的计算及存储复杂性较高,导致其推理计算慢,很难被应用在产品中.一方面,传统的计算平台CPU不适合处理RNN的大规模矩阵运算;另一方面,硬件加速平台GPU的共享内存和全局内存使基于GPU的RNN加速器的功耗比较高.FPGA由于其并行计算及低功耗的特性,近些年来被越来越多地用来做RNN加速器的硬件平台.对近些年基于FPGA的RNN加速器进行了研究,将其中用到的数据优化算法及硬件架构设计技术进行了总结介绍,并进一步提出了未来研究的方向.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张帆		8	24	3.0	4.0
2	高琛		1	1	1.0	1.0