基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文基于FPGA实现了一种数据传输引擎,解决了传统直接存储器存取(DMA)带宽利用率低、无法支持三维数据的读写等问题.本文将片内缓存的功能设计在DMA,降低了数据传输引擎的设计难度.本文在Xilinx Zynq XC7045上实现了该数据传输引擎,在200 MHz的时钟频率下最高能达到4 Gbps的带宽和100%的带宽利用率.
推荐文章
基于FPGA的卷积神经网络硬件加速器设计空间探索研究
卷积神经网络硬件加速器
设计空间探索
细粒度流水线
基于FPGA的卷积神经网络加速器设计与实现
卷积神经网络
现场可编程门阵列
加速器
有限资源
面向云端FPGA的卷积神经网络加速器的设计及其调度
卷积神经网络
现场可编程门阵列
高层次综合
加速器
调度
稀疏卷积神经网络加速器设计
稀疏卷积神经网络
阵列运算
加速器
高能效比
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 FPGA实现的卷积神经网络硬件加速器数据传输引擎
来源期刊 单片机与嵌入式系统应用 学科
关键词 卷积神经网络 加速器 数据传输引擎 DMA XC7045
年,卷(期) 2021,(9) 所属期刊栏目 新器件新技术|NEW PRODUCT & TECH
研究方向 页码范围 55-58
页数 4页 分类号 TP331.2
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (17)
共引文献  (0)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2014(1)
  • 参考文献(0)
  • 二级参考文献(1)
2015(1)
  • 参考文献(0)
  • 二级参考文献(1)
2016(1)
  • 参考文献(0)
  • 二级参考文献(1)
2017(7)
  • 参考文献(2)
  • 二级参考文献(5)
2018(6)
  • 参考文献(0)
  • 二级参考文献(6)
2019(4)
  • 参考文献(2)
  • 二级参考文献(2)
2020(2)
  • 参考文献(2)
  • 二级参考文献(0)
2021(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
卷积神经网络
加速器
数据传输引擎
DMA
XC7045
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
单片机与嵌入式系统应用
月刊
1009-623X
11-4530/V
大16开
北京海淀区学院路37号《单片机与嵌入式系统应用》杂志社
2-765
2001
chi
出版文献量(篇)
7244
总下载数(次)
21
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导