Viterbi译码器的Verilog HDL实现

• 作者: 杨吉斌 王金明
• 来源期刊: 军事通信技术
• 学科: 工学
• 关键词: Viterbi译码 Verilog硬件描述语言 现场可编程门阵列
• 年，卷（期）: 2002,（2）
• 所属期刊栏目: 工程与制作
• 页码范围: 51-54
• 页数: 4页
• 分类号: TN402
• 语种: 中文

摘要

Verilog HDL语言是一种应用广泛的标准硬件设计语言.利用硬件设计语言进行数字系统设计也已成为一种趋势.文中着重讨论了利用Verilog HDL语言设计Viterbi译码器的过程,并就各种设计中出现的问题进行了分析.最后给出了实现结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王金明	解放军理工大学通信工程学院电子信息工程系	30	207	7.0	14.0
2	杨吉斌		33	185	8.0	12.0