0.6μm CMOS静态分频器电路设计

• 作者: 梁帮立 王志功 窦建华 钱立旺
• 来源期刊: 电气电子教学学报
• 学科: 工学
• 关键词: 分频器 CMOS工艺 源极耦合逻辑 D触发器
• 年，卷（期）: 2004,（1）
• 所属期刊栏目: 电子科学
• 页码范围: 35-37
• 页数: 3页
• 分类号: TN772|TN492
• 字数: 1817字
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0686.2004.01.008

摘要

分频器目前已经广泛用于光纤通信系统和无线通信系统,本文提出了一个利用0.6μmCMOS工艺实现的1 : 2静态分频器设计方法.在设计高速分频电路时,由于源极耦合逻辑电路比传统的CMOS静态逻辑电路具有更高的速度,所以我们采用了源极耦合逻辑电路来实现D触发器的设计,并用SmartSpice进行了仿真.测试结果表明,当电源电压为5.0V,输入信号峰峰值为1.6V时,电路可以工作在580MHz,功耗为12mW.本文提出的电路适用于SDH STM-1/4的光纤通信系统.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志功	东南大学射频与光电集成电路研究所	342	2153	20.0	29.0
2	窦建华	合肥工业大学计算机与信息学院	51	268	10.0	13.0
3	钱立旺	合肥工业大学计算机与信息学院	2	19	1.0	2.0
4	梁帮立	东南大学射频与光电集成电路研究所	8	75	4.0	8.0