系统芯片的测试与可测性设计

• 作者: 陈勇华
• 来源期刊: 集成电路应用
• 学科: 工学
• 关键词: IP核 嵌入式核 系统芯片 可测试性设计内建自测试
• 年，卷（期）: 2004,（6）
• 所属期刊栏目: 设计新技术
• 页码范围: 35-38
• 页数: 4页
• 分类号: TN4
• 字数: 4263字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-2583.2004.06.014

摘要

随着集成电路制造技术的快速发展,系统芯片SOC(System-on-chip)的应用日益广泛.但SOC设计也遇到诸多挑战,测试就是其中的挑战之一.众所周知,测试问题是SOC设计的一个瓶颈.SOC的测试应包括各内核的测试、用户定义逻辑模块的测试以及各功能块(内核、用户定义逻辑模块)之间连接的测试.因此,SOC的测试是一项重要且耗时的工作.本篇论文系统地讨论了基于核的系统芯片的测试结构,并描述了内核内测试和内核间测试.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈勇华	同济大学电子与信息工程学院	2	2	1.0	1.0