基于VHDL的Viterbi译码器的实现

• 作者: 孙延鹏 陈朝晖
• 来源期刊: 沈阳航空工业学院学报
• 学科: 工学
• 关键词: VHDL 维特比 译码器
• 年，卷（期）: 2005,（2）
• 所属期刊栏目: 计算机与通信工程
• 页码范围: 49-51
• 页数: 3页
• 分类号: TN764
• 字数: 1620字
• 语种: 中文
• DOI: 10.3969/j.issn.2095-1248.2005.02.017

摘要

介绍了一种运用VHDL来实现维特比(Viterbi)译码器的方法.详细描述了维特比译码器的优化算法和用VHDL语言实现原理.电路在集成开发环境MAX+PLUSII下可以完成设计、仿真、适配并下载.文中给出了维特比译码器顶层设计电路图,以及电路的主要模块和总体电路的仿真结果.其仿真结果表明,用VHDL实现维特比译码器是一种快速有效的方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈朝晖	沈阳航空工业学院电子工程系	1	0	0.0	0.0
2	孙延鹏	沈阳航空工业学院电子工程系	49	138	7.0	9.0