基于双边沿触发计数器的低功耗全数字锁相环的设计

• 作者: 单健 单长虹 陈忠泽
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: 低功耗 双边沿触发计数器 电子设计自动化(EDA) 全数字锁相环 VHDL
• 年，卷（期）: 2005,（2）
• 所属期刊栏目: 研究简报
• 页码范围: 142-145
• 页数: 4页
• 分类号: TP331|TN391.9
• 字数: 3387字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2005.02.033

摘要

提出了一种低功耗、快速锁定全数字锁相环的设计方法.该文从消除因时钟信号冗余跳变而产生的无效功耗的要求出发,阐述了双边沿触发计数器的设计思想,提出了用双边沿触发计数器替代传统数字序列滤波器中的单边沿触发计数器的锁相环设计方案,以从降低时钟工作频率、减小工作电压和抑制冗余电路的开关活动性等方面降低系统的功耗;同时在环路中采用自动变模控制技术,以加快环路的锁定速度,减少相位抖动.最后采用EDA技术进行了该全数字锁相环的设计与实现,理论分析和实验结果表明其低功耗性、快速锁定性均有明显改善.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	单长虹	南华大学电气工程学院	31	244	8.0	14.0
2	单健	南华大学电气工程学院	84	335	8.0	15.0
3	陈忠泽	南华大学电气工程学院	24	164	6.0	12.0