基于冗余算法和跳跃式结构的54位乘法器的研究

• 作者: 孙海珺 迟晓明 邵志标 邹刚
• 来源期刊: 西安交通大学学报
• 关键词: 冗余Booth算法 跳跃式Wallace树 乘法器 部分积
• 年，卷（期）: 2006,（2）
• 所属期刊栏目: 专题研究
• 页码范围: 191-194
• 页数: 4页
• 分类号: TN47
• 语种: 中文
• DOI: 10.3321/j.issn:0253-987X.2006.02.016

摘要

为了提高乘法器的综合性能,提出了一种新的冗余Booth三阶算法和跳跃式Wallace树结构,前者可以减少部分积的数目,提高部分积的产生速度,后者可以加快部分积的压缩,减少电路内部的伪翻转,从而降低功耗.基于冗余Booth三阶算法和跳跃式Wallace树结构,采用0.25 μm CMOS工艺,实现了54×54位全定制乘法器,其乘法延时为4.3 ns,芯片面积为1.38 mm2,50 MHz频率下的动态功耗仅为47.2 mW.模拟验证表明,与采用传统Wallace树结构和改进Booth二阶算法的乘法器相比,该乘法器的乘法延时减少了23%,功耗降低了17%,面积减少了20%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邵志标	西安交通大学电子与信息工程学院	42	180	9.0	10.0
2	孙海珺	西安交通大学电子与信息工程学院	7	39	4.0	6.0
3	迟晓明	西安交通大学电子与信息工程学院	2	13	2.0	2.0
4	邹刚	西安交通大学电子与信息工程学院	3	23	3.0	3.0