VLIW数字信号处理器64位可重构加法器的设计

• 作者: 张志伟 李立健 王东琳 马鸿
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 可重构加法器 Brent-Kung树 进位选择 功耗延时积
• 年，卷（期）: 2007,（16）
• 所属期刊栏目: 博士论文
• 页码范围: 29-31,34
• 页数: 4页
• 分类号: TP332
• 字数: 3118字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2007.16.010

摘要

描述了一款适用于超长指令字数字信号处理器的64位加法器的设计.该加法器高度可重构,可以支持2个64位数据的加法运算、4个32位数据的加法运算、8个16位数据的加法运算以及16个8位数据的加法运算.它结合了Brent-Kung对数超前进位加法器和进位选择加法器的优点,使得加法器的面积和连线减少了50%,而延时与加法器的长度的对数成正比.仿真结果表明,在典型工作条件下,采用0.18μm工艺库标准单元,其关键路径的延时为0.83ns,面积为0.149mm2,功耗仅为0.315mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张志伟	中国科学院自动化所国家专用集成电路设计工程技术研究中心	19	122	7.0	10.0
2	李立健	中国科学院自动化所国家专用集成电路设计工程技术研究中心	10	79	4.0	8.0
3	马鸿	中国科学院自动化所国家专用集成电路设计工程技术研究中心	6	11	2.0	3.0
4	王东琳	中国科学院自动化所国家专用集成电路设计工程技术研究中心	4	8	2.0	2.0