数字信号处理器中高性能可重构加法器设计

• 作者: 彭思龙 李振伟 马鸿
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 条件进位选择加法器 条件"和"选择加法器 可重构加法器
• 年，卷（期）: 2009,（12）
• 所属期刊栏目: 博士论文
• 页码范围: 1-4
• 页数: 4页
• 分类号: TN911.72
• 字数: 3371字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2009.12.001

摘要

设计一款适用于高性能数字信号处理器的16位加法器.该加法器结合条件进位选择和条件"和"选择加法器的特点,支持可重构,可以进行2个16位数据或者4个8位数据的加法运算,同时对其进位链进行优化.相对于传统的条件进位选择加法器,在典型工作条件下,采用0.18μm工艺库标准单元,其延时降低46%,功耗降低5%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	彭思龙	中国科学院自动化研究所国家专用集成电路设计工程研究中心	118	1150	19.0	29.0
2	马鸿	中国科学院自动化研究所国家专用集成电路设计工程研究中心	6	11	2.0	3.0
3	李振伟	中国科学院自动化研究所国家专用集成电路设计工程研究中心	8	31	4.0	5.0