0.6 um工艺NMOS ESD保护电路版图优化

• 作者: 冉峰 姜玉稀 杨殿雄 陆嘉
• 来源期刊: 科技与创新
• 关键词: ESD 版图优化 DCGS SCGS GGNMOS
• 年，卷（期）: 2008,（32）
• 所属期刊栏目: 电子设计
• 页码范围: 289-291
• 页数: 3页
• 分类号: TN402
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.32.118

摘要

本文研究了在0.6um工艺下,数个版图参数对NMOS ESD保护器件性能的影响,并给出了这些版图参数适宜值的范围:提出了用于I/O PAD的ESD保护电路的版图优化方法,并证明了版图优化在提高ESD保护电路性能上的作用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	姜玉稀	200072上海大学微电子研究与开发中心	1	7	1.0	1.0
2	陆嘉	200072上海大学微电子研究与开发中心	1	7	1.0	1.0
3	冉峰	200072上海大学微电子研究与开发中心	1	7	1.0	1.0
4	杨殿雄	200072上海大学微电子研究与开发中心	1	7	1.0	1.0