基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种特殊的计数器,并基于此建立起新型的、具有极窄带宽的全数字锁相环电路,该电路用于SDH系统中E1支路信号时钟的恢复.通过建立相位传递数学模型,分析了该锁相环的性能指标.硬件实验验证了理论分析结论,实测所得的输出抖动满足ITU-T相关建议的要求.
推荐文章
用于SDH 2Mb/s支路输出的一种全数字锁相环设计与实现
同步数字系列
抖动
锁相环
现场可编程门阵列
基于PI控制的全数字锁相环设计
比列积分控制
全数字锁相环
超高速集成电路硬件描述语言
现场可编程门阵列
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
全数字锁相环的设计及分析
全数字锁相环
FPGA
VHDL
数学模型
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 实现SDH E1支路输出口全数字锁相环的新方法
来源期刊 电子技术应用 学科 工学
关键词 同步数字体系 全数字锁相环 时钟恢复 抖动
年,卷(期) 2008,(4) 所属期刊栏目 集成电路应用
研究方向 页码范围 53-55,59
页数 4页 分类号 TP3
字数 3405字 语种 中文
DOI 10.3969/j.issn.0258-7998.2008.04.033
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李惠军 山东大学信息科学与工程学院 51 103 5.0 7.0
2 邓晓飞 山东大学信息科学与工程学院 4 11 1.0 3.0
3 孔庆涛 山东大学信息科学与工程学院 3 11 1.0 3.0
4 常立立 山东大学信息科学与工程学院 5 44 3.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (7)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (3)
二级引证文献  (0)
1995(3)
  • 参考文献(0)
  • 二级参考文献(3)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
同步数字体系
全数字锁相环
时钟恢复
抖动
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子技术应用
月刊
0258-7998
11-2305/TN
大16开
北京海淀区清华东路25号
2-889
1975
chi
出版文献量(篇)
11134
总下载数(次)
28
总被引数(次)
66888
论文1v1指导