有限扫描集成电路测试生成方法

• 作者: 刘煜坤 张旭 张礼勇
• 来源期刊: 电测与仪表
• 学科: 工学
• 关键词: 扫描电路 测试应用时间 测试生成 静态测试压缩
• 年，卷（期）: 2009,（4）
• 所属期刊栏目: 电路设计与应用
• 页码范围: 67-71
• 页数: 5页
• 分类号: TP302
• 字数: 3910字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-1390.2009.04.016

摘要

本文针对集成电路测试应用时间长,导致测试费用高的问题,提出了用有限扫描操作代替全扫描操作的有限扫描集成电路测试生成方法.通过将扫描输入端、扫描选择端和扫描输出端视为电路通用输入输出端,消除了测试生成过程中扫描操作与测试应用向量之间的差别,同时在扫描操作周期和功能时钟周期上检测故障响应,有效降低了测试时钟需求,在相同故障覆盖率下,明显缩短了测试应用所需时间.基准电路实验结果表明,本文提出方法所需测试应用时间仅为传统方法的50%左右.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张礼勇	哈尔滨理工大学测控技术及通信工程学院	108	1033	18.0	26.0
2	张旭	哈尔滨理工大学测控技术及通信工程学院	21	81	4.0	8.0
3	刘煜坤	哈尔滨理工大学测控技术及通信工程学院	10	40	4.0	6.0