基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计

• 作者: 席毅 许芳 陈虹 靳伟伟
• 来源期刊: 电子测量与仪器学报
• 学科: 工学
• 关键词: FPGA/Nios-Ⅱ 矩阵运算 硬件加速器 并行计算 实时测试验
• 年，卷（期）: 2011,（4）
• 所属期刊栏目: 学术论文
• 页码范围: 377-383
• 分类号: TP273
• 字数: 3081字
• 语种: 中文
• DOI: 10.3724/SP.J.1187.2011.00377

摘要

针对复杂算法中矩阵运算量大,计算复杂,耗时多,制约算法在线计算性能的问题,从硬件实现角度,研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计,实现矩阵并行计算.首先根据矩阵运算的算法分析,设计了矩阵并行计算的硬件实现结构,并在Modelsim中进行功能模块的仿真,然后将功能模块集成一个自定制组件,并通过Avalon总线与NiosⅡ主处理器通信,作为硬件加速器.最后在FPGA芯片中构建SoPC系统,并在Altera DE3开发板中进行矩阵实时计算测试.测试结果验证了基于FPGA/Nios-Ⅱ矩阵运算硬件加速器的正确性、可行性以及较高的计算性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	许芳	吉林大学汽车动态模拟实验室	29	170	5.0	12.0
5	陈虹	吉林大学汽车动态模拟实验室	144	1816	21.0	38.0
9	靳伟伟	吉林大学控制科学与工程系	3	46	2.0	3.0
10	席毅	吉林大学控制科学与工程系	1	38	1.0	1.0