原文服务方: 计算机应用研究       
摘要:
针对硬件IP核的速度和面积两大性能指标,提出了基于可变执行周期的多周期乘法器设计思想,设计出一款适用于32位嵌入式微处理器的乘法器模块.该乘法器兼容ARMv4T架构的所有乘法指令,同时引入字节判断机制,可以根据操作数的特点在2~5个周期内执行完毕.采用Radix-4 Booth编码,只需两级压缩树进行部分积压缩.乘加运算的基址寄存器数据作为部分积进入压缩树,节约了一个单独的执行周期.实验结果表明,该设计占用芯片资源少,且结构简单高效.
推荐文章
基于FPGA的WALLACE TREE乘法器设计
乘法器
WALLACE
FPGA
6:4压缩器
基于新型压缩器的乘法器设计
Booth算法
压缩器
压缩算法
基于Verilog HDL设计实现的乘法器性能研究
Verilog HDL
改进Booth算法
乘法器
基于忆阻器的混合CMOS乘法器设计
忆阻器
CMOS
逻辑电路
乘法器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于ARMv4T架构指令集的乘法器设计
来源期刊 计算机应用研究 学科
关键词 ARMv4T架构 乘法器 可变执行周期 Radix-4 Booth编码 4-2压缩树
年,卷(期) 2011,(2) 所属期刊栏目 系统应用开发
研究方向 页码范围 587-590
页数 分类号 TP342.22
字数 语种 中文
DOI 10.3969/j.issn.1001-3695.2011.02.051
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李峥 解放军信息工程大学电子技术学院 27 114 6.0 9.0
2 杨先文 解放军信息工程大学电子技术学院 19 66 4.0 7.0
3 陈海民 解放军信息工程大学电子技术学院 3 7 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (13)
共引文献  (9)
参考文献  (5)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1951(1)
  • 参考文献(0)
  • 二级参考文献(1)
1961(1)
  • 参考文献(0)
  • 二级参考文献(1)
1964(1)
  • 参考文献(0)
  • 二级参考文献(1)
1982(1)
  • 参考文献(0)
  • 二级参考文献(1)
1983(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(1)
  • 参考文献(1)
  • 二级参考文献(0)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(3)
  • 参考文献(0)
  • 二级参考文献(3)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(2)
  • 参考文献(2)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
ARMv4T架构
乘法器
可变执行周期
Radix-4 Booth编码
4-2压缩树
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机应用研究
月刊
1001-3695
51-1196/TP
大16开
1984-01-01
chi
出版文献量(篇)
21004
总下载数(次)
0
总被引数(次)
238385
论文1v1指导