基于65nm CMOS工艺的高速串并转换电路设计

• 作者: 付秀兰 孙立宏
• 来源期刊: 中国集成电路
• 学科: 工学
• 关键词: 光纤通信 数据接收 串并转换 分接器
• 年，卷（期）: 2012,（4）
• 所属期刊栏目: 设计
• 页码范围: 57-60,68
• 页数: 5页
• 分类号: TN929.11
• 字数: 634字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-5289.2012.04.069

摘要

本文介绍了一种适用于高速差分数据接收的CMOS串并转换电路,该电路主要由时钟电路、1：2数据分割电路和1：5分接器组成。采用65nm工艺,仿真结果表明,在数据传输速度为5Gb/s时功耗为12mW。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙立宏	中国电子科技集团公司第三十八研究所集成电路设计中心	7	53	3.0	7.0
2	付秀兰	中国电子科技集团公司第三十八研究所集成电路设计中心	11	8	1.0	2.0