NanoTime在65nm高速SRAM IP设计中的应用

• 作者: 张家训
• 来源期刊: 电脑与电信
• 学科: 工学
• 关键词: NanoTime 静态时序分析 SI分析 时序模型提取
• 年，卷（期）: 2017,（7）
• 所属期刊栏目: 集成电路设计
• 页码范围: 51-55
• 页数: 5页
• 分类号: TP333
• 字数: 2458字
• 语种: 中文

摘要

随着集成电路制造工艺发展到90nm以下,纳米级效应对时序的影响越来越显著.对于全定制数字电路,精确评估内部信号完整性(SI)尤为重要.高速SRAM IP采用65nm工艺全定制设计,我们选择Synopsys公司的NanoTime来分析信号完整性.本文详细介绍了NanoTime静态时序分析、SI分析、时序模型提取在SRAM IP设计中的应用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张家训		2	2	1.0	1.0