基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
以JEDEC公司所设计带寄存器内存条(RDIMM) B0公版DDR3的PCB为研究对象,并根据寄存器和内存条的IBIS仿真模型提取对应的时钟信号走线的Fly-By拓扑结构.通过SigXplorer软件对原先的Fly-By拓扑结构进行仿真并分析,然后,根据现有的拓扑结构特点设计出一种新的拓扑结构Fly-Shu.最后,通过反射仿真的矩形波形和串扰仿真的眼图波形与原先Fly-By拓扑结构仿真结果进行对比,发现新设计的Fly-Shu拓扑结构在高速电路中对于常见反射和串扰影响方面具有更强的抑制作用,从而保证了高速信号在传输过程中更高的完整性.同时,新设计出的Fly-Shu拓扑结构对以后的高速信号的PCB设计和仿真起到了很好的借鉴作用.
推荐文章
Virtex-7 FPGA DDR3电路的设计与仿真研究
Virtex-7FPGA
DDR3
拓扑
信号完整性
阻抗控制
高速DDR3存储控制器的时钟偏差控制和优化
DDR3存储控制器
布图布局
时钟树
手动干预
时钟偏差
DDR3与FPGA接口的高速电路板信号完整性分析
高速PCB
信号完整性
FPGA
反射
串扰
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于DDR3高速电路拓扑结构的优化与仿真
来源期刊 计算机应用与软件 学科 工学
关键词 高速电路 差分对信号 信号完整性 眼图 Cadence软件
年,卷(期) 2017,(2) 所属期刊栏目 应用技术与研究
研究方向 页码范围 147-151
页数 5页 分类号 TP802.1
字数 3678字 语种 中文
DOI 10.3969/j.issn.1000-386x.2017.02.025
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 黄文清 湖南大学电气与信息工程学院 15 278 8.0 15.0
2 孙静 湖南大学电气与信息工程学院 6 19 3.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (52)
共引文献  (37)
参考文献  (12)
节点文献
引证文献  (5)
同被引文献  (2)
二级引证文献  (0)
2001(2)
  • 参考文献(0)
  • 二级参考文献(2)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(3)
  • 参考文献(0)
  • 二级参考文献(3)
2006(4)
  • 参考文献(0)
  • 二级参考文献(4)
2007(7)
  • 参考文献(0)
  • 二级参考文献(7)
2008(2)
  • 参考文献(0)
  • 二级参考文献(2)
2009(9)
  • 参考文献(0)
  • 二级参考文献(9)
2010(7)
  • 参考文献(0)
  • 二级参考文献(7)
2011(5)
  • 参考文献(1)
  • 二级参考文献(4)
2012(7)
  • 参考文献(1)
  • 二级参考文献(6)
2013(10)
  • 参考文献(4)
  • 二级参考文献(6)
2014(2)
  • 参考文献(2)
  • 二级参考文献(0)
2015(4)
  • 参考文献(4)
  • 二级参考文献(0)
2017(2)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(2)
  • 二级引证文献(0)
2017(2)
  • 引证文献(2)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
高速电路
差分对信号
信号完整性
眼图
Cadence软件
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机应用与软件
月刊
1000-386X
31-1260/TP
大16开
上海市愚园路546号
4-379
1984
chi
出版文献量(篇)
16532
总下载数(次)
47
总被引数(次)
101489
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导