基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
设计了一种新颖的用于磁隔离驱动器的定时电路,包括不可重复触发的单稳态电路和时间控制电路.与传统定时电路相比,该定时电路原理简单,运行可靠.单稳态电路用于监测解码端接收的脉冲,产生门控时间,有效抑制干扰脉冲.时间控制电路产生定时时间.如果在定时时间内,定时电路没有接收到任何脉冲,则输出高电平,锁定驱动器的输出为低电平,保护了电路的安全性.通过调节2个电容和4个电阻的值,得到所需的门控时间和定时时间.基于0.25 μmBCD工艺进行设计和仿真.结果表明,该定时电路的定时时间达6μs.
推荐文章
一种用于磁隔离驱动电路的编解码方案设计
磁隔离
高频脉冲
还迟时间
功耗
一种适用于FPGA的可配置、兼容多标准差分驱动器电路
FPGA
可配置
兼容多标准
差分驱动器
总线LVDS驱动器电路设计
总线驱动器
多点数据传输
电流模式
LVDS技术
低功耗
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种用于磁隔离驱动器的定时电路
来源期刊 微电子学 学科 工学
关键词 磁隔离驱动器 定时电路 不可重复触发的单稳态电路 BCD工艺
年,卷(期) 2018,(6) 所属期刊栏目 电路与系统设计
研究方向 页码范围 769-773
页数 5页 分类号 TN433
字数 语种 中文
DOI 10.13911/j.cnki.1004-3365.180187
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (20)
共引文献  (5)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1995(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(3)
  • 参考文献(0)
  • 二级参考文献(3)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(4)
  • 参考文献(1)
  • 二级参考文献(3)
2012(2)
  • 参考文献(0)
  • 二级参考文献(2)
2013(1)
  • 参考文献(0)
  • 二级参考文献(1)
2014(2)
  • 参考文献(0)
  • 二级参考文献(2)
2015(1)
  • 参考文献(0)
  • 二级参考文献(1)
2016(3)
  • 参考文献(0)
  • 二级参考文献(3)
2017(5)
  • 参考文献(4)
  • 二级参考文献(1)
2018(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
磁隔离驱动器
定时电路
不可重复触发的单稳态电路
BCD工艺
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学
双月刊
1004-3365
50-1090/TN
大16开
重庆市南坪花园路14号24所
1971
chi
出版文献量(篇)
3955
总下载数(次)
20
总被引数(次)
21140
论文1v1指导