一种面向卷积神经网络加速器的高性能乘累加器

• 作者: 孔鑫 毛文宇 陈刚 鲁华祥 龚国良
• 来源期刊: 西安电子科技大学学报（自然科学版）
• 学科: 工学
• 关键词: 乘累加器 传输门 累加压缩 卷积神经网络 高性能
• 年，卷（期）: 2020,（4）
• 页码范围: 55-63,93
• 页数: 10页
• 分类号: TN4
• 字数: 4407字
• 语种: 中文
• DOI: 10.19665/j.issn1001-2400.2020.04.008

摘要

针对现有卷积神经网络加速器中的乘累加器普遍存在的面积大、功耗高、速度慢的问题,设计了一种基于传输门结构的全定制高性能乘累加器.提出了一种适用于乘累加器的新型累加数据压缩结构,减少了硬件开销;提出了一种新的并行加法器架构,在与Brent Kung加法器相同硬件开销的情况下,降低了门延迟级数,提高了计算速度;利用传输门的优点对乘累加器各单元电路进行优化设计.基于笔者方法设计的16乘8定点数高性能乘累加器在SMIC 130nm tt工艺角下关键路径延迟为1.173 ns,版图面积为9049.41μm2,800 MHz下平均功耗为4.153 mW.对比传统的乘累加器,速度约提高了37.42％,面积约减小了47.87％,在同等条件下功耗约降低了56.77％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	龚国良	中国科学院半导体研究所	12	60	4.0	7.0
2	鲁华祥	中国科学院半导体研究所	46	358	8.0	17.0
14	陈刚	中国科学院半导体研究所	183	1886	20.0	37.0
15	孔鑫	中国科学院半导体研究所	2	0	0.0	0.0
23	毛文宇	中国科学院半导体研究所	6	15	3.0	3.0