高效率低成本嵌入式闪存存储器的测试方案

• 作者: 钱亮
• 来源期刊: 集成电路应用
• 关键词: 集成电路测试 嵌入式闪存 JTAG接口
• 年，卷（期）: 2020,（1）
• 所属期刊栏目: 工艺与制造|Process and Fabrication
• 页码范围: 26-28
• 页数: 3页
• 分类号: TN47
• 语种: 中文
• DOI: 10.19339/j.issn.1674-2583.2020.01.009

摘要

嵌入式闪存测试不同于传统的存储器测试,它是将内建自测试和传统存储器测试相互结合的专业测试.在传统嵌入式闪存测试方法JTAG接口的基础上,通过对测试接口和测试方法的不断创新和优化,从五个测试信号、四个测试信号、三个测试信号、二个测试信号,最终达到一个测试信号实现整个闪存所有功能可测试的终极测试方案.不断创新和优化的测试方法,实现了在低成本和测试硬件资源有限的测试机上持续提高嵌入式闪存测试的同测数,从而极大地提升了嵌入式闪存的测试效率、缩短测试的生产周期和降低闪存测试的成本.