基于VHDL语言的浮点乘法器的硬件实现

• 作者: 李国峰
• 来源期刊: 南开大学学报(自然科学版)
• 学科: 工学
• 关键词: 浮点乘法器 VHDL语言 FPGA
• 年，卷（期）: 2002,（4）
• 所属期刊栏目: 研究简报
• 页码范围: 111-112,116
• 页数: 3页
• 分类号: TP342+22
• 字数: 848字
• 语种: 中文
• DOI: 10.3969/j.issn.0465-7942.2002.04.023

摘要

本文提出了一种基于VHDL语言的浮点乘法器的硬件实现方法,就是用VHDL语言描述设计文件,用FP-GA实现浮点乘法,并在Maxplus2上进行了模拟仿真,得到了很好的结果.该浮点乘法可以实现任意位的乘法运算.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李国峰	南开大学信息技术科学学院	35	184	7.0	12.0