作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文介绍了十进制2421码加法器设计方法,本方法节省了十一二转换时间.具有提高运算器的功能。
推荐文章
基于并行前缀结构的十进制加法器设计
十进制加法
并行前缀结构
减6修正进位选择加法器
支持短向量的32位快速加法器设计
短向量
加法器
并行前缀
进位链
时序
基于FPGA的32位浮点加法器的设计
浮点加法器
TI
流水线
LOD
64位整数加法器的设计与实现
并行前缀加法器
多米诺逻辑
偏斜逻辑
功耗延时积
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一位十进制数的2421码加法器的设计
来源期刊 黑龙江农垦师专学报 学科 工学
关键词 十进制 2421码 加法器 修正函数 修正值
年,卷(期) 2003,(2) 所属期刊栏目
研究方向 页码范围 73-75
页数 3页 分类号 TP332.21
字数 语种
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 贾成伟 哈尔滨师范大学阿城学院计算机与信息技术系 10 21 3.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
十进制
2421码
加法器
修正函数
修正值
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
黑龙江农垦师专学报
季刊
1009-2641
23-5009/G4
16开
黑龙江省阿城市
1986
chi
出版文献量(篇)
1600
总下载数(次)
6
总被引数(次)
2051
论文1v1指导