原文服务方: 微电子学与计算机       
摘要:
在适于采用内建自测方法进行可测性设计的电路中,累加器往往是一种被普遍采用的基本单元,如通用处理器和数字信号处理电路中的算术及逻辑运算电路.文章以Booth乘法器为例,介绍了利用累加器电路进行内建自测输出响应分析的几种常见形式,同时给出了相应的故障覆盖率、硬件开销和时延等方面的比较结果.
推荐文章
基于重构技术的并行乘法累加器结构
数字信号处理
乘法累加器
重构技术
用于DDS系统相位累加器的加法器设计
直接数字频率合成器
相位累加器
镜像加法器
超前进位加法器
基于存储器内建自测试的全速测试设计
存储器内建自测试
流水寄存器
全速测试
Flash存储器的内建自测试设计
flash存储器
故障模型
内建自测试
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于累加器的内建自测方法研究与分析
来源期刊 微电子学与计算机 学科
关键词 Booth乘法器 故障覆盖率 测试向量 单元故障模型
年,卷(期) 2003,(11) 所属期刊栏目 微电子技术
研究方向 页码范围 77-80
页数 4页 分类号 TN4
字数 语种 中文
DOI 10.3969/j.issn.1000-7180.2003.11.022
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 曾晓洋 复旦大学专用集成电路与系统国家重点实验室 103 555 13.0 19.0
2 章倩苓 复旦大学专用集成电路与系统国家重点实验室 72 481 12.0 17.0
3 顾震宇 复旦大学专用集成电路与系统国家重点实验室 6 44 4.0 6.0
4 龚绿怡 复旦大学专用集成电路与系统国家重点实验室 2 7 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (4)
同被引文献  (0)
二级引证文献  (0)
1961(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2003(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Booth乘法器
故障覆盖率
测试向量
单元故障模型
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导