板级SRAM的内建自测试(BIST)设计

• 作者: 张勇 谈恩民
• 来源期刊: 桂林电子工业学院学报
• 学科: 工学
• 关键词: BIST SRAM故障模型 SRAM测试 March算法
• 年，卷（期）: 2004,（2）
• 所属期刊栏目: 技术报告
• 页码范围: 60-63
• 页数: 4页
• 分类号: TN45
• 字数: 2050字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-808X.2004.02.015

摘要

板级SRAM的内建自测试的设计,是为了确保板级SRAM的可靠性.考虑到板级SRAM各种故障模型,选择使用March C-SOF算法,其对呆滞故障、跳变故障、开路故障、地址译码器故障和字节间组合故障有100%的故障覆盖率,优化面向"字节"的March C-SOF算法和扩展延时元素后,算法可对SRAM进行字节内组合故障和数据维持力故障测试.同时在只增加少量成本的情况下,使用FPGA构成存储器的BIST控制器,可以满足SRAM的可测性的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谈恩民	桂林电子工业学院电子工程系	53	221	8.0	11.0
2	张勇	桂林电子工业学院电子工程系	11	68	5.0	8.0