基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
SoC芯片内对于混合信号电路测试有着举足轻重的作用.本文介绍了一种通过谱密度分析方法的混合电路内建自测试.此方法通过使用噪声源与比较器数字量化得到被测信号的频谱特性.它的主要特点是电路简单、抗干扰性能强和多点插入多路并行采集,不需要多位AD转换器和多路选择开关.此方法基本上是全数字式的,采用一位量化,数据处理速度快,能满足给定条件下的实时处理要求;并可利用系统内已有的资源,适应于SoC环境.本文给出了系统实现的详细结构和一个测试锁相环电路的测试仿真实例,验证了谱分析方法的测试有效性.
推荐文章
基于频率特性测试的模拟电路BIST设计
模拟电路
内建自测试
频率特性
容差性故障
基于高阶谱分析的混合电路故障诊断专家系统的设计
混合电路
故障诊断
高阶谱
径向基神经网络
一种低功耗BIST测试方法
寄存器传输级
内建自测试
故障模型
随机抵抗性故障
片上网络存储器的BIST电路设计
片上网络
March C+
SRAM
BIST
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 谱分析方法的混合电路BIST
来源期刊 电路与系统学报 学科 工学
关键词 内建自测试 片上系统 功率谱密度 数模混合电路
年,卷(期) 2006,(2) 所属期刊栏目 论文
研究方向 页码范围 65-68
页数 4页 分类号 TN45
字数 2703字 语种 中文
DOI 10.3969/j.issn.1007-0249.2006.02.016
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (11)
共引文献  (21)
参考文献  (4)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2000(2)
  • 参考文献(1)
  • 二级参考文献(1)
2003(3)
  • 参考文献(3)
  • 二级参考文献(0)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(2)
  • 参考文献(0)
  • 二级参考文献(2)
2012(1)
  • 参考文献(0)
  • 二级参考文献(1)
2013(1)
  • 参考文献(0)
  • 二级参考文献(1)
2014(2)
  • 参考文献(0)
  • 二级参考文献(2)
2015(1)
  • 参考文献(0)
  • 二级参考文献(1)
2016(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
  • 引证文献(0)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
内建自测试
片上系统
功率谱密度
数模混合电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电路与系统学报
双月刊
1007-0249
44-1392/TN
16开
广东省广州市
1996
chi
出版文献量(篇)
2090
总下载数(次)
5
总被引数(次)
21491
论文1v1指导