CMOS集成电路功耗分析及其优化方法

• 作者: 张勇 李东生 王昌林
• 来源期刊: 舰船电子工程
• 学科: 工学
• 关键词: 集成电路 低功耗设计 CMOS
• 年，卷（期）: 2006,（3）
• 所属期刊栏目: 模拟与仿真
• 页码范围: 123-125,166
• 页数: 4页
• 分类号: TN4
• 字数: 3255字
• 语种: 中文
• DOI: 10.3969/j.issn.1627-9730.2006.03.035

摘要

电子产品功耗的大小不仅限制了便携设备电池使用时间,也在一定程度上影响着设备性能.研究降低功耗的电路设计技术意义重大.CMOS集成电路功耗的物理来源主要有两种:由于CMOS管工作状态变化而引起的动态功耗和由于漏电流而产生的静态功耗.针对决定功耗大小的具体因素,从制造工艺和具体设计角度,讨论了几种降低CMOS集成电路功耗技术.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李东生		17	110	6.0	10.0
2	王昌林		2	57	2.0	2.0
3	张勇		3	37	2.0	3.0