集成电路可测性设计中网表的解析与实现

• 作者: 申华
• 来源期刊: 中国集成电路
• 学科: 工学
• 关键词: 集成电路 可测性设计 网表 元件 网络结点
• 年，卷（期）: 2007,（6）
• 所属期刊栏目: 测试
• 页码范围: 54-57
• 页数: 4页
• 分类号: TN4
• 字数: 2892字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-5289.2007.06.011

摘要

本文介绍了集成电路可测性设计项目中针对Cadence网表文件进行解析,提取待测元件之间管脚连线的方法和过程.首先分析网表文件结构,接着详细说明如何过滤网表文件中的无用信息,析取出与待测元件相关的网络节点定义,最后再从析取出的网络节点定义中提取待测元件的引脚连线信息并按照指定的文件格式输出.