Viterbi译码的FPGA免回溯实现

• 作者: 王栋良 秦建存
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: 卷积码 Viterbi译码 免回溯 FPGA
• 年，卷（期）: 2007,（4）
• 所属期刊栏目: 信号与信息处理
• 页码范围: 27-28,60
• 页数: 3页
• 分类号: TN911.22
• 字数: 2512字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2007.04.010

摘要

卷积码在多种通信领域中广泛应用,Viterbi译码是对卷积码的一种最大似然译码算法.随着卷积码约束度的增加,并行维特比译码所需的硬件资源呈指数增长,限制其硬件实现.介绍了一种串行译码结构的FPGA实现方案,在保证性能译码的前提下有效地节省资源.同时提出了充分利用FPGA的RAM存储单元的免回溯Viterbi解码实现算法,减少了译码时延,这种算法在串行和并行译码中都可以应用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	秦建存		17	87	5.0	8.0
2	王栋良		7	16	3.0	3.0