32位异步加法单元的设计与实现

• 作者: 戴葵 李勇 王志英 阮坚
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 异步加法单元 功耗 性能 设计流程
• 年，卷（期）: 2008,（1）
• 所属期刊栏目: 微电子技术
• 页码范围: 123-124,128
• 页数: 3页
• 分类号: TP333.2
• 字数: 2080字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2008.01.034

摘要

本文采用基于宏单元的异步集成电路设计流程,实现了可用于ASIP的4段流水32位异步加法单元,并实现了其同步版本作为对比.通过仿真分析,异步加法单元性能与同步加法单元相近,在功耗方面则具有相当大的优势.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志英	国防科技大学计算机学院	108	680	15.0	21.0
2	戴葵	国防科技大学计算机学院	63	410	12.0	18.0
3	李勇	国防科技大学计算机学院	26	900	10.0	26.0
4	阮坚	国防科技大学计算机学院	5	29	2.0	5.0