基于FPGA的(2,1,9)Viterbi译码器的实现

• 作者: 张红
• 来源期刊: 福建电脑
• 学科: 工学
• 关键词: Viterbi译码器 幸存路径 路径度量 FPGA
• 年，卷（期）: 2009,（8）
• 所属期刊栏目: 应用与开发
• 页码范围: 95-96
• 页数: 2页
• 分类号: TP3
• 字数: 1812字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-2782.2009.08.060

摘要

Viterbi算法是卷积码的一种最大似然译码.文中介绍了(2,1,9)的Viterbi译码器的FPGA一种实现方案,其中ACS运算采用两个基四蝶形运算、幸存路径采用单指针进行回溯、路径度量存储为乒乓结构,电路经过综合后输出速率最高能达到2.3Mbps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张红	福州大学物理与信息工程学院	17	22	3.0	4.0